嵌入式软件工程师（DSP/FPGA电力电子）

       岗位职责  

       DSP 控制算法开发  
 负责公司电力电子产品（变频器、储能变流器、SVG 无功补偿、充电桩模块等）的 DSP 控制算法设计与代码实现。基于 TI C2000/C6000 或 ADI SHARC 系列芯片，完成电机矢量控制、空间矢量 PWM、并网同步锁相环（PLL/SPLL）、SOC 均衡、MPPT、恒功率/恒流充电等核心算法的 C/C2000 开发与优化。

       FPGA 实时逻辑开发  
 负责产品 FPGA 数字电路设计与 Verilog HDL 编码。完成多路 ADC 数据采集接口、高精度 PWM 发生器、编码器解码（增量式/绝对式）、故障保护逻辑过流/过压/过温硬件封锁、多通道 SPI/I2C 总线协议、DSP↔FPGA 并行/串行通信等实时硬核模块，保证 μs 级响应延时与高可靠性。

       嵌入式软件架构  
 参与产品嵌入式软件分层架构设计（硬件抽象层→驱动层→算法层→应用层），编写 BSP 板级支持包、外设驱动（ePWM/eQEP/ADC/SPI/UART/CAN）、Bootloader 升级流程。基于 RTOS（TI SysBIOS/FreeRTOS）或裸机前后台系统，实现多任务调度与中断优先级管理。

       硬件联调与测试  
 与硬件工程师协同完成原理图审查、EMC/EMI 整改调试、功率回路驱动时序验证。使用示波器、功率分析仪、仿真器（XDS100V2/XDS510）、Quartus II/Vivado 等工具进行实时在线调试、数据抓取与波形分析。编写自动化测试脚本（Python/MATLAB），搭建 HIL（硬件在环）测试平台。

       量产支持与版本维护  
 负责产品固件版本管理（Git/SVN）、发布流程与产线烧录工具链。跟踪量产 Bug 反馈，定位根因（算法收敛→参数整定→硬件故障），输出设计变更说明（DCN）。参与 IEC 61800/IEEE 519 等标准合规性验证。

       任职要求  

       教育背景  
 电子信息工程、电气工程及其自动化、自动化、计算机科学与技术等相关专业本科及以上学历。本科及以上学历或具备 DSP/FPGA 方向专项课题者优先。

       DSP 开发能力（核心）  
 精通 C/C2000 语言，具备 TI C2000（F2833x/F28004x/F28003x）或 C6000 系列 DSP 实际项目经验。熟悉 TI ControlSuite 库、InstaSPIN-FOC 算法框架、CLA 协处理器编程。有电机控制（PMSM/IM）、并网逆变器、SVG/APF、储能 BMS 均衡算法、充电桩 CC/CV 控制等电力电子方向经验者优先。

       FPGA 开发能力（核心）  
 精通 Verilog HDL，具备 Xilinx（Spartan-6/Zynq-7000/Artix-7/Kintex-7）或 Intel Cyclone/Arria 系列 FPGA 独立开发经验。熟悉 Vivado/Quartus 工具链、时序约束（SDC）、状态机编码（独热码/格雷码）、跨时钟域处理（握手/异步 FIFO/同步器）。有 ADC 采集、PWM 发生器、编码器接口、高速串行（Gigabit Transceiver）或 DSP↔FPGA 协同处理经验者优先。

       电力电子基础  
 具备扎实的电力电子理论基础，理解 AC/DC、DC/DC 拓扑、SPWM/SVPWM 调制原理、LCL/LC 滤波器设计、电流环/电压环双闭环控制框图、dq 旋转坐标系变换、Lyapunov 稳定性分析。能看懂原理图与 PCB 布局，理解关键功率器件（IGBT/SiC MOSFET/IPM）驱动与保护电路。

       工程工具与平台  
 熟练使用 TI Code Composer Studio（CCS）、Xilinx Vivado/Quartus、ModelSim/QuestaSim、Keil/IAR、Git/SVN、MATLAB/Simulink（电力系统仿真/代码自动生成）。具备 Python/Tkinter 或 LabVIEW 编写上位机测试工具能力者加分。

       综合素质  
 3 年以上嵌入式/电力电子软件开发经验。具备独立分析问题和调试能力，能在硬件在环或实际功率平台上快速定位 Bug。有良好的代码规范意识和文档习惯，能与硬件、测试、生产团队高效协作。英语四级及以上，能阅读 TI/Xilinx 官方数据手册与应用笔记。

       加分项  

   ✅ 有 PFC/LLC 谐振变换器、无线充电、光伏逆变器、风电变流器相关项目经验
   ✅ 熟悉 C2000 CLA 协处理器、HRCAP/HRPWM 高分辨率外设开发
   ✅ Zynq-7000 SoC（ARM+FPGA）异构系统开发经验
   ✅ IEC 61850/Modbus/CANopen 工业通信协议实现
   ✅ 有开源项目贡献（GitHub 可查）或技术博客写作习惯  

应聘方式
     简历投递    geng@coolgeng.com